Merci d'avoir envoyé votre demande ! Un membre de notre équipe vous contactera sous peu.
Merci d'avoir envoyé votre réservation ! Un membre de notre équipe vous contactera sous peu.
Plan du cours
Fondamentaux de l'architecture RISC-V et aperçu de l'écosystème
Paysage de l'ISA RISC-V et adoption industrielle
- Philosophie d'ISA ouverte et paysage de normalisation de RISC-V International
- Modèle mental de RISC-V : Architecture Load-Store, Registre (Register File), Ordre des octets
- Comparaison avec ARM, x86 et POWER : Compromis pour les architectures informatiques hétérogènes
- Évaluation de la maturité de l'écosystème : SiFive, T-Head, Western Digital et la communauté open-source des puces en pleine expansion
- Interfaces standardisées : ISA Privilegiée RISC-V, Couche d'abstraction logicielle Machine (MSBL)
Modèles de mémoire et conformité ABI
- Spécification Architecture Non-privilegiée : carte des registres CSR, gestion des exceptions et hiérarchies de mémoire
- Ensembles d'instructions RV32I / RV64I et conformité ABI pour la portabilité binaire interplateforme
- Conventions d'ordonnancement mémoire et instructions barrières pour les systèmes multiprocesseurs
Programmation Assembleur RISC-V et chaîne outille compilateur
Programmation des instructions bas niveau
- Extensions d'instructions entières de base (I), Multiplication/Division (M), Opérations atomiques (A)
- Stratégies de programmation sensibles au bit pour les cibles RISC-V 32 bits et 64 bits
- Conventions d'appel et gestion des trames de pile pour les systèmes logiciels embarqués et temps réel
Maîtrise de la chaîne outille compilateur
- Chaîne outille compilateur basée sur LLVM : Clang, LLVM, Binutils pour la compilation croisée RISC-V
- Scripts d'édition des liens, sections et configuration de l'emplacement mémoire pour les environnements bare-metal et RTOS
- Intrinsèques du compilateur, niveaux d'optimisation et réglage de code piloté par le profilage
- Flux de développement de chaînes outilles open-source : construction, test et packaging de chaînes GCC/Clang personnalisées
Développement des systèmes embarqués et systèmes d'exploitation temps réel
Programmation Bare-Metal et RTOS
- Programmation système en Rust pour RISC-V : abstractions sans coût, gestion mémoire unsafe et développement bare-metal
- Environnements No-Std : éditeurs de liens personnalisés, développement de pilotes de périphériques et E/M mappé en mémoire
- Développement des BSP Zephyr RTOS et Buildroot pour les cibles RISC-V
- Interfaçage des périphériques : GPIO, I2C, SPI, UART et programmation du contrôleur DMA
Optimisation de la puissance et des performances
- Mise en veille de l'horloge (clock gating), gestion des domaines d'alimentation et optimisation des modes basse consommation
- Analyse des performances cycle par cycle avec des profileurs de simulation et compteurs de performance matériels
- Réglage de la latence des interruptions temps réel pour les applications critiques pour la sécurité
Développement du noyau Linux et du bootloader pour RISC-V
Firmware de démarrage et écosystème bootloader
- OpenSBI (implémentation de la spécification SBI) : développement du firmware de démarrage
- UEFI/EDK II sur RISC-V : développement de la pile de firmware de démarrage moderne
- Portage de Coreboot et U-Boot pour les ordinateurs monocartes RISC-V
Intégration du noyau Linux
- Contributions au noyau principal RISC-V : arbres de périphériques (device tree overlays), topologie CPU et développement de pilotes pour les contrôleurs d'interruption (AIA)
- Développement des BSP fournisseurs et configuration du noyau pour les plateformes SoC personnalisées
- Support des systèmes de fichiers, pile réseau et support de conteneurisation (Docker, Kubernetes) sur les hôtes RISC-V
Conception de SoC RISC-V et prototypage FPGA
Architecture et intégration de SoC multicœurs
- Méthodologies de conception Network-on-Chip (NoC) pour les processeurs multi-cœurs RISC-V
- Cohérence des caches Axi4/CHI et protocoles de communication inter-processeur
- Intégration d'IP open-source : OpenCores, ChIPS Framework et composants RTL fournisseurs
- Conception de matrice de bus et intégration du contrôleur mémoire (DDR, SRAM, eMMC, PCIe)
Prototypage de processeurs basé sur FPGA
- Synthèse FPGA et implémentation d'un cœur RISC-V (par ex. BOOM, VexRiscv, PULP)
- Méthodologie de vérification fonctionnelle basée sur les assertions SystemVerilog (SVA) et UVM
- Outils de vérification formelle et tests basés sur les propriétés pour la validation du cœur RISC-V
Extensions vectorielles RISC-V et accélération spécifique au domaine
Analyse approfondie de l'extension RVV (RISC-V Vector)
- Chargement/stockage vectoriel, multiplication-addition fusionnée vectorielle (VFMA) et accélération des calculs matriciels
- Opérations vectorielles à longueur variable (VL, VLEN) pour l'exécution SIMD optimisée par la charge de travail
- Opérations de masque vectoriel, contrôle par segment et flexibilité des types de données pour les charges DSP et ML
Conception d'accélérateurs DSP et d'instructions spécifiques au domaine personnalisées
- Conception d'accélérateurs spécifiques au domaine via des extensions personnalisées et des interfaces d'opérandes basées sur CBAR
- Modifications du frontend compilateur pour la génération d'instructions personnalisées et l'émission de code
- Stratégies de partitionnement matériel-logiciel pour l'intégration d'accélérateurs dans les SoC de production
Accélération IA et apprentissage automatique en périphérie sur RISC-V
Conception et intégration de NPU pour les processeurs RISC-V
- Architecture des Neural Processing Unit : tableaux systoliques, cœurs tensoriels et compression des poids pour l'accélération IA sur puce
- Techniques de quantification de modèles (INT8, INT4, FP8) pour le déploiement en périphérie sur RISC-V
- Compatibilité des frameworks : TensorFlow Lite Micro, ONNX Runtime et PyTorch Edge sur les cibles RISC-V
Informatique hétérogène pour les charges de travail IA
- Co-conception du CPU hôte RISC-V avec le NPU accélérateur IA pour les pipelines d'inférence en temps réel
- Optimisation de la sous-système mémoire : gestion de la bande passante HBM/DDR pour les poids et activations des modèles ML
- Budget thermique et énergétique pour les systèmes d'inférence IA en périphérie
Sécurité matérielle et calcul confidentiel sur RISC-V
Protection de la mémoire physique et exécution de confiance
- Protection de la mémoire physique (PMP) et mécanismes de sécurité du marcheur de tables de pages
- Architectures d'Enclave sécurisée/TEE pour RISC-V : intégration OP-TEE, environnements d'exécution de confiance de classe SEV
- Sécurité de la chaîne de démarrage : racine de confiance, boot sécurisé et attestation de lancement mesuré
Accélération cryptographique
- Extensions cryptographiques RISC-V (Zk, Zkr, K extensions) : accélération SHA, AES, RSA, RSA-PSS et ECC
- Intégration de la cryptographie post-quantique (PQC) pour les processeurs RISC-V de nouvelle génération
- Techniques d'atténuation des attaques par canaux auxiliaires : programmation à temps constant, masquage et générateurs de nombres aléatoires matériels
Architecture personnalisée avancée et conception d'extensions ISA
Architecture spécifique au domaine et extensions d'instructions personnalisées
- Méthodologie de conception des extensions ISA : encodage, tableaux d'encodage, analyse de l'impact sur l'ABI et processus de soumission à la spécification RISC-V International
- Conception de registre personnalisé avec CBAR (Custom Base Address Registers) pour le dispatch des opérandes
- Pipelining des instructions, détection des hazards et modifications du pipeline pour les extensions personnalisées
Vérification et validation des modifications architecturales personnalisées
- Conception de bancs d'essai pour les extensions personnalisées : génération d' stimuli dirigés vs aléatoires contraints
- Cadres de tests régressifs et vérification pilotée par la couverture pour les modifications architecturales
- Tests d'interopérabilité : garantir le fonctionnement des instructions personnalisées dans les contraintes ABI établies
Applications RISC-V critiques pour la sécurité et automobiles
Sûreté de fonctionnement et conformité aux normes automobiles
- Conformité à la sûreté de fonctionnement ISO 26262 pour les processeurs automobiles RISC-V
- Classification ASIL-Q et développement du manuel de sécurité pour le silicium IP RISC-V
- Gestion déterministe des interruptions, couples de cœurs en pas à pas (lockstep) et protection mémoire pour les systèmes RISC-V critiques pour la sécurité
Applications industrielles temps réel et calcul en périphérie
- Conformité SIL IEC 61508 et planification déterministe sur les plateformes multicœurs RISC-V
- Développement de passerelles IoT industrielles avec RISC-V : connectivité, analytique en périphérie et systèmes de mise à jour du firmware OTA
Projet de synthèse : Développement système complet RISC-V
Projet de cycle de vie complet
- Spécification architecturale : conception des extensions ISA et de la configuration du cœur pour un cas d'utilisation défini
- Implémentation RTL en SystemVerilog avec bancs d'essai UVM et couverture de vérification formelle
- Prototypage FPGA, développement du firmware de démarrage et intégration de la pile de pilotes bare-metal
- Personnalisation du BSP Linux et de la chaîne outille pour le cœur RISC-V personnalisé
- Déploiement des charges de travail IA : intégration NPU, quantification des modèles et benchmarking des performances
- Validation de la sécurité : application du PMP, boot sécurisé et benchmarking de l'accélération cryptographique
- Documentation architecturale technique, analyse de la stratégie IP et présentation à l'équipe multidisciplinaire
Pré requis
Aucun.
21 Heures
Nos clients témoignent (2)
Les explications et l'interactivité du formateur étaient vraiment excellentes ; même si je n'étais probablement pas assez expérimenté, j'ai beaucoup appris !
Pieter Bruynseels - Spot Buy Center BV
Formation - Design Patterns
Traduction automatique
J'ai aimé la plateforme que nous avons utilisée. Elle était vraiment agréable et facile à utiliser. J'ai particulièrement apprécié la section sur TypeScript, en particulier les parties consacrées aux espaces de noms et aux modules.
Robert - DB Global Technology
Formation - JavaScript - Advanced Programming
Traduction automatique
